東平DC2000系列純硬件拼接控制特點

二、最新的基于LVDS高速數(shù)字信號交換體系

    DC2000采用所有輸入通道并行方式進入核心處理模塊，每條總線使用4個高速LVDS信號，這與工控機拼接控制器的PIC總線有本質(zhì)上的區(qū)別。

    普通工控機的PCI總線，基本結(jié)構是多個PCI插卡使用同一組總線，一般是32個數(shù)據(jù)位。如下圖所示，6個卡使用同一PCI總線，實際上進入核心處理器的數(shù)據(jù)只能是其中的一個卡上的信號，PCI總線要分時復用。由于CPU核心處理器同一時間只能處理一個信號，這樣的總線結(jié)構對于這樣的CPU正好適合。DC2000采用并行處理結(jié)構，這樣的總線是遠遠達不到處理器速度需求的。

 
工控機的PCI總線結(jié)構

    為適應核心并行數(shù)據(jù)處理要求，DC2000采用并行總線接入方式，就是說每個通道都有獨自的總線接入核心處理系統(tǒng)。多個通道采用并行的方式可以實時的將數(shù)據(jù)送入核心的FPGA處理陣列。

    如果每個輸入通道都使用PCI總線，那么最終形成的輸入線數(shù)量會多得驚人。在FPGA核心處理部分中，也許要多組信號進行實時交換。如果也采用并行總線結(jié)構，那么系統(tǒng)間的連線數(shù)量會成幾何上升，使得系統(tǒng)最終無發(fā)實際使用。

    為解決此結(jié)構問題，我們采用超高速LVDS進行信號傳輸。LVDS，是低電平數(shù)字信號的簡稱，其特點是用兩根線差分傳輸一個數(shù)字狀態(tài)，線間電壓低，信號傳輸速度快，本系統(tǒng)中使用的LVDS信號速度為2.5G/S，信號額定最高速度可以達到4G/S以上。使用LVDS進行圖像傳輸，4組線即可傳送超高頻的顯示信號。是用高速串行信號，極大的減少了系統(tǒng)連線的，使得每個輸入輸出通道只使用4組線與系統(tǒng)核心計算單元連接。LVDS信號與并行總線信號，最常見的體現(xiàn)是硬盤ATA的并行排線接口和新型硬盤SATA的LVDS接口。下圖為DC2000基本系統(tǒng)節(jié)構圖。
  

 
 
DC2000多通道并行總線結(jié)構及串行通信方式